FPGA对ADC高速采集数据进行峰值检测并记录所有峰值位置信息

简介：
本项目采用FPGA技术实现ADC高速采集数据中的峰值检测，并精确记录每个峰值的位置信息，适用于高性能信号处理场景。 本模块主要负责ADC采集信号波形的峰值检测工作，适用于单音信号或脉冲信号中的所有峰峰值信号（但对噪声大的信号效果不佳），并记录每个峰值点的位置信息；同时处理2Gsps ADC输入到FPGA中的8路并行数据，包括data_1至data_8（这些数据按顺序依次输出，其中data_1最先出现，而data_8则是最后一个时钟周期的数据）。此外还存储了比data_1早一点的adc_data_first和比data_8晚一点的adc_data_end的数据点。这样有助于对边界点进行检测；主要通过抽取连续三点数据进行比较，判断中间位置数是否为峰值，并在确定是峰值后保留该输出并记录其位置（使用的是16位计数器，采集长度也是16位）。此例程采用连续3点的检测方法，当然也可以选择更复杂的5点或更多点的方法以提高检测的有效性；本模块提供的是一种基本思路，欢迎大家提出宝贵意见。