ΔΣ调制器设计用于抗混滤波器方案

简介：
在本质上具有显著差异，在Delta-sigma模数转换器(ADC)系统中采用特定的抗混叠滤波器设计技术以处理模拟输入信号，避免混叠现象的设计方案。这种方案与传统的SAR（逐次逼近寄存器）和流水线（高速）转换器的抗混滤波器设计存在明显差异。 这些转换器能够持续捕捉并存储输入模拟信号，并将其储存于转换器的输入电容阵列中，对每个模拟信号仅进行一次采样处理。在高采样率（FS,参考1）下，Delta-sigma转换器的输入调制器将对输入模拟信号进行多次采样，而随后的Sinc数字滤波器则会针对一组此类调制器样本执行再次采样，并将其转化为一个输出数字表达。 在高采样率（FS,参考1）下，Delta-sigma转换器的输入调制器将对输入模拟信号进行多次采样。随后，Sinc数字滤波器会对每个调制器样本组进行处理并转换为相应的数字输出。 Delta-sigma ADC的工作基础是高速采样电路模块对模拟信号进行多点采样，并通过后续Sinc数字滤波器实现低通滤波和降采样。高采样率（FS）设计使得输入信号频谱得到充分折叠，从而有效抑制了高于目标频率的高频成分的影响，避免了采样混叠现象的发生。然而，实际输出数据速率（FD）远低于采样率限制，因此必须搭配一个一阶抗混滤波器，其工作目标频率设定为输出数据速率FD，并通过相应的调整措施消除可能存在的混叠影响。抗混滤波器在Delta-sigma ADC系统中起着关键作用，因为它不仅负责抑制高于奈奎斯特频率的信号干扰，还必须综合考虑其对ADC输入阻抗和共模噪声的影响。具体而言，在图1所示的设计方案中，差分噪声抑制电路采用了RFLT2和CFLT组件进行衰减处理，同时通过CCM_P和CCM_N滤波器来有效抑制共模噪声源。其中，差分噪声主要来源于输入信号的双通道不一致现象，而共模噪声则源于两个通道上信号的一致变化。在工程实践中，ΔΣ转换器的输入阻抗受其内部开关电容结构的影响，在测量AINP与AINN两端电压时呈现高阻特性。共模输入阻抗的测量方法是将AINP与AINN端子相短接后观察平均电流的变化情况，而差分输入阻抗则需施加差分电位并进行相应的测量。为有效抑制噪声干扰，ΔΣ转换器中所使用的共模电容和差分电容参数设置应相协调，其中差分电容的选值一般建议选择的值大约是前者量级的10倍以上，以确保良好的抗噪声性能。此外，在设计输入滤波器的过程中需要考虑到滤波器网络与其转换器输入阻抗之间的相互影响，从而保证系统的稳定性和滤波性能。数字滤波器虽然能够一定程度地降低高频噪声的幅值，但这并不意味着它可以完全取代抗混叠滤波器，因为后者的功能是专为处理采样过程中产生的混叠现象而设计的。该方案综合运用模拟与数字信号处理技术、滤波理论以及ADC工作原理等多领域知识，在设计过程中需全面考量包括但不限于采样速率、奈奎斯特临界频率以及阻抗匹配等关键参数，并通过有效的降噪技术确保信号转换的高效率与稳定性。