合并SOF和ELF生成JIC文件的脚本E10.rar

简介：
这是一个用于合并SOF（Symbol Output File）和ELF（Executable and Linkable Format）文件以生成JIC（Jedec Intel HEX Configuration）文件的脚本，适用于需要将这两种格式转换为可编程设备配置文件的情境。该资源提供了一个便捷的自动化工具，帮助用户简化复杂的文件处理流程。 文件分为两个版本：“合并sof和elf生产jic文件脚本.rar”适用于使用EP4CE10+EPCS16的FPGA开发板，包括小梅哥所有以EP4CE6、EP4CE10芯片为基础的开发板如AC620、AC601及Starter等。“合并sof和elf生产jic文件脚本 - 4ce30.rar”适用于使用EP4CE30+EPCS64的FPGA开发板，包括小梅哥所有以EP4CE30或EP4CE40芯片为基础的开发板如AC6102。 该工具的作用是将Quartus ii编译产生的sof文件和NIOS II EDS编译生成的elf文件合并为jic文件，以便于烧写。使用此工具需要满足以下条件： 1. Quartus ii软件版本需在13.0及以上。 2. Quartus ii编译输出的sof文件应位于工程根目录下的output_files文件夹内（某些从老版修改过来的工程可能将sof文件直接输出到工程根目录，这需要用户自行调整脚本和cof文件）。 3. Nios II软件项目的路径为Quartus项目根目录下的software子目录中。 使用步骤如下： 1. 将generate_jic.tcl、generate_jic.sh及generate_jic.cof三个文件复制到Nios II的软件工程下。 2. 在Eclipse环境下，选择应用工程而非BSP工程项目，并通过右键菜单打开NIOS Command Shell界面。 3. 输入命令./generate_jic.sh在Shell中运行脚本（完成后会在Quartus II项目根目录生成myoutput_files文件夹并复制tcl和cof到该位置）。 4. 在Quartus ii软件内，通过Tools -> Tcl Scripts选择并执行generate_jic.tcl。成功后，在myoutput_files目录会看到hs_combined.jic文件的创建。 5. 最终将hs_combined.jic烧录至FPGA中，并对开发板进行断电重启操作即可使新固件生效运行。 该工具简化了生成jic文件的过程，方便用户在不同类型的FPGA开发板上快速部署和测试项目。