Advertisement

北航计组实验代码及电路（一）。

  • 5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
北航计组实验代码以及电路（一）项目，旨在为学生提供一个实践学习的机会，让他们能够深入了解和掌握计算机体系结构和数字电路的基本原理。该实验代码和电路设计内容，将涵盖一系列重要的概念和技术，包括但不限于：处理器架构、指令集、存储器系统、数字逻辑电路设计、以及各种常用电路的实现。通过参与这些实验，学生可以锻炼解决实际问题的能力，提升理论知识与实践技能的结合水平。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • 北航计组实验代码与电路（二）：Logisim单周期实现
    优质
    本课程为北京航空航天大学计算机组成原理实验系列第二部分，专注于使用Logisim工具构建单周期CPU的数据通路和控制逻辑，深入理解计算机硬件工作原理。 北航计组p3--Logisim单周期--电路最终版 支持30多条指令。
  • 北航计组实验代码（三）P4——Verilog单周期
    优质
    本篇文章是北京航空航天大学计算机组成原理课程实验系列之三的第四部分，专注于使用Verilog语言实现单周期CPU的设计与验证。通过构建基本指令集处理器的核心模块，深入理解单周期数据通路及其控制逻辑，为后续多周期及流水线设计奠定基础。 北航计组实验P4代码——Verilog单周期设计，支持36种指令，并附有详细的设计文档。
  • 北京航空航天大学集成电路设计实验
    优质
    北京航空航天大学集成电路设计实验是集教学与科研为一体的实践平台，专注于培养具备先进集成电路设计能力的专业人才。 北航集成电路设计实验在张晓林教授的指导下完成。在此上传了三个实验报告供参考。
  • 北航计组实验代码（五）P6——Verilog流水线增强版
    优质
    本实验为北京航空航天大学计算机组成原理课程的一部分，专注于使用Verilog语言设计和实现一个增强版的流水线处理器。通过优化现有架构，学生能够深入理解并行处理技术及其在性能提升中的应用。 北航计组实验代码p6--Verilog流水线处理器plus 支持50种指令。
  • 北航计组实验(二)P3——Logisim单周期
    优质
    本实验为北航计算机组成原理课程的一部分，使用Logisim工具设计并验证单周期数据通路。通过实践加深对指令执行流程的理解。 北航计组实验代码和电路（二）p3--Logisim单周期支持30种指令。
  • 北航计算机组成实验项目6
    优质
    本课程为北京航空航天大学计算机组成原理实验系列课程第六部分，深入探索高级计算机体系结构与设计实践，旨在培养学生的硬件系统开发能力。 Project6 VerilogHDL开发多周期处理器 1. 处理器应支持MIPS-Lite3指令集。 a) MIPS-Lite4＝{MIPS-Lite3，lb，lbu，lh，lhu，sb，sh，slti }。 b) MIPS-Lite3＝{MIPS-Lite2，addi，addiu， slt，j，jal，jr}。 c) MIPS-Lite2指令集：addu，subu，ori，lw，sw，beq，lui。 d) 所有运算类指令均可以不支持溢出。 2. 处理器为单周期设计。
  • [北航密码学实验]
    优质
    简介：本项目为北京航空航天大学开设的密码学课程实践环节，旨在通过实际操作加深学生对加密解密技术的理解与应用能力。参与者将学习并实践多种现代密码算法及其实现方式。 项目学习分享： 【项目资源】：包含前端、后端、移动开发、操作系统、人工智能、物联网、信息化管理、数据库、硬件开发、大数据以及课程资源的源码。包括STM32，ESP8266，PHP，QT，Linux，iOS，C++，Java，Python，web（如Web应用），C#，EDA（电子设计自动化工具），Proteus（电路仿真软件）和RTOS（实时操作系统）等项目的源代码。 【技术】：涵盖Java、Python、Node.js、Spring Boot、Django、Express框架；数据库方面有MySQL, PostgreSQL, MongoDB；前端开发则包括React, Angular, Vue，以及Bootstrap与Material-UI设计库。此外还有Redis缓存技术和容器化解决方案如Docker和Kubernetes等工具的介绍。
  • 北航计网课实验二：数据链路层实验.docx
    优质
    这份文档是北京航空航天大学计算机网络课程中的第二个实验指导书，专注于数据链路层的学习与实践操作。 本段落介绍了数据链路层实验中的以太网 MAC 层报文格式，包括前导符、起始符、目的 MAC 地址、源 MAC 地址、类型、数据字段和数据校验字段等组成部分。在选中的一些报文中，缺少了前同步码（Preamble）、帧开始界定符（Start Frame Delimiter, SFD）以及帧检验序列 FCS 字段。这是因为，在抓取这些报文时，前同步码与帧开始界定符已经被确认过，并且数据也已校验完毕，因此没有必要保留这三个字段。此外，本段落还介绍了如何查看交换机的 MAC 地址表。
  • 北航计组代码（三）P4——Verilog单周期
    优质
    本视频为北京航空航天大学计算机组成原理课程系列教程的一部分，讲解了如何使用Verilog语言设计和实现一个简单的单周期处理器。通过实例帮助学习者深入理解计算机硬件的工作原理及其实现方法。适合计算机及相关专业学生和技术爱好者观看学习。 北航计组实验p4代码--Verilog单周期处理器 支持40种指令。