AD9226 HDMI波形显示输出 Cyclone10 FPGA实验 Verilog源码及Quartus17.1工程文件+文档
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
本资源包含AD9226 HDMI波形显示输出的Verilog源代码、Quartus 17.1工程文件及相关文档，适用于Cyclone10 FPGA实验。
AD9226 AD输入HDMI波形显示输出Cyclone10 FPGA实验例程Verilog源码Quartus 17.1工程文件+文档资料适用于CYCLONE10LP系列中的10CL025YU256C8。提供完整的Quartus工程文件，可供学习设计参考。
模块定义如下：
```verilog
module top(
input clk,
input rst_n,
output ad9226_clk_ch0,
output ad9226_clk_ch1,
input [11:0] ad9226_data_ch0,
input [11:0] ad9226_data_ch1, // HDMI输出
output tmds_clk_p,
output tmds_clk_n,
output [2:0] tmds_data_p, // RGB 输出
output [2:0] tmds_data_n // RGB
);
wire video_clk;
wire video_clk5x;
wire video_hs;
wire video_vs;
wire video_de;
wire [7:0] video_r;
wire [7:0] video_g;
wire [7:0] video_b;
// HDMI信号
wire hdmi_hs;
wire hdmi_vs;
wire hdmi_de;
wire [7:0] hdmi_r;
wire [7:0] hdmi_g;
wire [7:0] hdmi_b;
// 网格显示信号
wire grid_hs;
wire grid_vs;
wire grid_de;
wire [7:0] grid_r;
wire [7:0] grid_g;
wire [7:0] grid_b;
// 波形显示信号1
wire wave0_hs;
wire wave0_vs;
wire wave0_de;
wire [7:0] wave0_r;
wire [7:0] wave0_g;
wire [7:0] wave0_b;
// 波形显示信号2
wire wave1_hs;
wire wave1_vs;
wire wave1_de;
wire [7:0] wave1_r;
wire [7:0] wave1_g;
wire [7:0] wave1_b;
```
全部评论 (0)
