SAR ADC中比较器动态电容不匹配的影响与校正分析

简介：
本文深入探讨了SAR ADC中的比较器在面对动态电容不匹配问题时的表现，并提出有效的校正方法以提升ADC的整体性能。 本段落探讨了在逐次逼近型模拟-数字转换器（SAR ADC）中的比较器动态电容器不匹配及其校正方法的影响。SAR ADC因其高能效及易于集成的特点，成为一种重要的数据转换形式，在要求高精度和高速度的应用中十分流行。然而，随着CMOS工艺的缩小，诸如电容不匹配、KTC噪声、顶板寄生电容以及非线性寄生电容等非理想因素限制了SAR ADC的速度和动态性能。 在这些影响因素当中，比较器输入对中的非线性寄生电容对于高速且高精度SAR ADC的设计尤为关键。这种非线性源于MOS晶体管的特性，在数字模拟转换器（DAC）单元缩小到几十至几百飞法拉时变得显著。这导致了在快速运行的SAR ADC中，必须考虑比较器的影响。 为了克服这些问题，本段落提出了一种校正方法来减少比较器输入对中的非线性寄生电容影响，特别针对广泛应用于高分辨率和高速度SAR ADC的传统二进制加权电容器阵列拓扑。文章首先分析了动态电容不匹配的后果，并提出了两种可行方案以减轻这种不利影响。 为了验证所提出的校正方法的有效性，作者设计了一款基于CMOS 40纳米工艺的SAR ADC，并通过密集后仿真对其进行了性能表征。结果显示，在采用改进策略之后，该ADC的无杂散动态范围（SFDR）和信噪失真比（SNDR）分别提高了约7dB和4dB；微分非线性（DNL）与积分非线性（INL），在经过校准后从1.00 LSB及3.81 LSB改善至了0.67 LSB、0.57 LSB以及1.46 LSB、0.77 LSB。 本段落提出的修正措施对于设计高性能SAR ADC具有重要意义。文章的主要观点和详细内容可以总结为： - SAR ADC的基本原理及其在高速度与高精度应用中的优势。 - 在SAR ADC中非理想因素对性能的具体影响，特别是电容不匹配、KTC噪声、顶板寄生电容以及非线性寄生电容的介绍。 - 高速和高精度SAR ADC设计过程中比较器输入端非线性寄生电容的问题分析与考虑。 - 提出用于校正传统二进制加权电容器阵列拓扑中存在问题的方法。 - 动态电容不匹配的影响评估以及具体的校正方案介绍。 - 通过实例设计和后仿真验证提出的修正方法的有效性，包括SFDR、SNDR、DNL及INL性能的改善情况。 - 对未来高精度SAR ADC设计方向给出建议与展望。 这项研究不仅有助于优化现有SAR ADC的设计，也为混合信号集成电路领域的工程师在处理电容不匹配等问题上提供了宝贵的参考。