利用Verilog语言实现12小时或24小时计时以及相应的报时功能的时钟。

简介：
设计一个具备显示 12 小时和 24 小时计时、以及报时等功能的复杂时钟系统。其核心设计规范如下：首先，需要构建一个支持 12/24 小时制数时钟的显示界面；其次，利用板载数码管来清晰地呈现当前的时、分、秒信息；第三，通过板载按键实现对时钟时间的灵活调整功能；具体而言，按下“时”调整键，能够迅速地增加小时数，并按照 24/12 小时制（分别对应 0-23 和 0-11 的范围）的规律进行循环递增；第四，同样地，按下“分”调整键，则能够快速地增加分钟数，并遵循 60 分制的规则（范围为 0-59）进行循环递增；第五，通过“秒清零”键可以立即将秒针归零；第六，该系统应具备音频接口功能，用于整点报时提示。报时功能应从每分钟 59 分 55 秒开始进行计时，并以每秒一次的频率进行报时提示；当时间到达整点时刻（00/00 秒）时，触发整点报时的声音提示。值得注意的是，整点报时的声音频率应当与其他的报时提示声音频率有所区分以保证识别的准确性；最后，该系统需要提供切换模式的功能，能够方便地在 12 小时模式和 24 小时模式之间进行切换。