基于Verilog的OFDM基带实现

简介：
本项目基于Verilog语言实现了正交频分复用（OFDM）技术在数字通信系统中的基带处理功能，包括IFFT变换、循环前缀插入及FFT接收等模块。 Verilog实现OFDM基带开发工具：使用Quartus II 15.0 (64-bit) 和 Modelsim SE-64 10.2c FPGA型号为 Cyclone V SX SoC—5CSXFC6D6F31C6N，硬件平台为SoCKit( Cyclone V) + ARRADIO(AD9361)。 目录说明如下： - matlab_sim：包含OFDM基带发送部分的matlab仿真代码 - scripts：存放Modelsim功能仿真的脚本段落件 - sim：存放Modelsim功能仿真的工作目录及输出结果 - source：包括OFDM基带发送部分的Verilog代码及其功能仿真代码 - synthesis：Quartus II工程文件 - tb：包含OFDM基带发送部分的功能仿真顶层文件 进行Modelsim功能仿真时，切换至scripts目录下并执行do tx_msim.tcl命令。