8位实验CPU设计与构建。

简介：
1. 深入理解中央处理器（CPU）的工作机制，涵盖算术逻辑单元（ALU）、控制器、寄存器以及存储器等核心部件的运作原理；2. 熟悉并掌握指令系统的设计方法，并能够独立设计一套简化的指令系统；3. 掌握小型计算机的整体工作原理，并采用系统化的方法构建整机概念；4. 掌握运用VHDL语言和TEC-CA硬件平台进行模型机设计的建模方法。二、设计规范　　以所提供的16位实验CPU的设计与实现为基础，体会其整体设计的思路，并深刻理解该CPU的运行原理。在此基础上，对该16位的实验CPU（简称为参考CPU）进行改进，旨在设计出一个8位的CPU。主要目标是将原有的16位数据通路简化为8位数据通路，具体要求如下：将原先的8位操作码（OP码）替换为4位操作码，以及原先的8位地址码（包含两个操作数）转换为4位地址码（同样包含两个操作数）。　　在上述核心要求的基础上，对实验CPU的指令系统、算术逻辑单元（ALU）、控制器、寄存器以及存储器进行相应的调整和优化。具体的设计要求如下：修改指令格式，将原本采用16位指令长的指令格式改为更简洁的8位指令长格式；并设计一套包含共16条指令的完整指令系统。该指令系统可以基于参考CPU指令系统的子集构建，但参考CPU中的A组和B组至少需要选取2条指令作为基础。此外，还需要将常见的算术运算、逻辑运算以及跳转等功能融入到所设计的指令系统中。设计8位的寄存器模块，每个寄存器应配备一个输入端口和两个输出端口；寄存器的数量应根据每个操作数的位数来确定，以适应所设计的指令格式。设计8位的算术逻辑单元（ALU），其具体实现的功能应与所设计的指令系统紧密相关；在设计过程中，避免直接修改参考CPU的原有VHDL代码，而是借鉴之前基础实验中设计的ALU的设计思路。设计8位的控制逻辑部件，并结合具体的指令功能及硬布线逻辑进行相应的修改；设计8位的地址寄存器包括指示寄存器(IR)和程序计数器(PC)，以及地址寄存器(AR)。同时, 设计8位的存储器读写控制模块。由于改用8位的数据通路限制了直接使用DEC-CA平台上的两片16位的存储芯片, 因此需要遵循基础实验3中采用的方法来重新设计存储器模块。由于无法通过DebugController直接下载测试指令, 因此如何将测试用的指令写入到存储器中是一个重要的挑战性问题。在设计时, 可以考虑采用简单直接的方法, 将测试用的指令写入到存储器的特定位置（可用于验证执行结果），或者在复位的那一刻钟内实现存储器中待测试指令的写入。（可选方案）进一步设计一个8位的数据寄存器(DR)模块；(可选方案) 不再直接设计独立的随机存取存储器(RAM)，而是选择利用DEC-CA平台上的两片16位的存储芯片来实现内存功能. 在完成了上述第9项要求之后, 实现由Debugcontroller置入待测试程序的写入； (可选方案) 顶层实体不再采用BDF方式进行建模实现, 而是借鉴基础实验4中通用寄存器组的设计方式, 利用VHDL语言进行建模实现; (可选方案) 自主构思新的解决方案和优化策略。利用所设计的完整且高效的指令系统编写汇编代码, 以便全面测试所有设计的指令及其相关的执行功能。在完成汇编代码的设计后, 使用Quartus II软件附带的DebugController编写汇编编译规则。随后, 利用DebugController软件将汇编编译后的二进制代码写入到所选用的存储器中, 并对最终设计的8位CPU进行全面的测试验证过程。