
深入解析DSP中断系统的运行机制及其应用实例
5星
- 浏览量: 0
- 大小:None
- 文件类型:PDF
简介:
### DSP中断系统的理解#### 一、中断的基本概念
中断(Interrupt)是一种计算机技术机制,在此机制下CPU能够暂停当前执行的任务并转而处理特定的程序——中断服务程序(ISR),以应对外部或内部发生的事件。这种机制显著提升了处理器的效率与响应速度。通过模拟一个工作人员接听电话的实际场景来理解中断过程:
1. **电话铃声响起**(相当于产生了外部或内部的中断请求);
2. **接听电话**(CPU暂停当前任务去执行ISR);
3. **挂断电话**(ISR处理完毕后CPU恢复原任务继续执行)。
#### 二、TI C2812 DSP中的中断系统
TI C2812是一款高性能数字信号处理器(DSP),广泛应用于控制领域。其强大的实时性能依赖于高效的中断系统设计#### 1. 支持的主要类型
- **不可屏蔽中断 (NMI)**:主要用于处理系统错误或异常情况;
- **可屏蔽中断**:包括INT1至INT14、RTOSINT和DLOGINT等类型中, 我们重点分析的是可屏蔽型中的INT1至INT12.
#### 2. 外设_interrupt控制器 (PIE)
C2812的外设_interrupt控制器负责接收各外设发送的中断请求并进行管理与调度#### - **支持96个不同类型的外设_interrupt**分为12组, 每组包含8个独立的外设_interrupt;
- 当前仅使用了96个外设_interrupt中的45个, 剩余未被占用, 以便为未来功能扩展留出空间;
- 通过事件管理器EVA中的定时器T1设置周期性的外设_interrupt T1P INT为例, 可以清晰地确定每个外设 interrupt所属组别及其在组内的具体位置.
#### 3. 中断执行机制
C2812采用三级中断机制, 分别为: 外设级→PIE级→CPU级; 具体操作流程如下:
- **外设级**:当任一外设检测到需要触发的条件时, 将会向PIE发送相应的ping入请求;
- **PIE级**:根据接收到的ping入请求进行优先级评估及配置参数判断; 若允许则传递给CPU;
- **CPU级**:根据当前设置状态及相应的入口地址表信息决定是否启动相应的ISR.
####
全部评论 (0)


