高性能CMOS鉴频鉴相器及电荷泵设计

简介：
本项目致力于研发高性能CMOS鉴频鉴相器及电荷泵技术，旨在提升锁相环路系统的性能与效率，适用于无线通信、雷达等领域的频率合成器。 在最近几代通信系统的设计中，锁相环已成为实现频率合成器的标准方法。采用TSMC 0.18 μm CMOS工艺设计了一款应用于芯片级铷原子钟3.4 GHz激励源中的鉴频鉴相器和电荷泵电路。该鉴频鉴相器由两个边沿触发、带复位的D触发器以及一个与门组成，并通过在复位支路中加入延时单位来消除死区现象。电荷泵采用电流镜结构设计，有效抑制了电流失配问题，进一步降低了输出信号噪声。测试结果表明，在电源电压为1.8 V、电荷泵电流为50 μA的情况下，充放电电流的最大失配仅为2.2 μA，而输出相位噪声则达到了-145 dBc/Hz@1 MHz的水平。