在Vivado 2019.2平台上使用纯Verilog实现数字时钟（显示秒、分、时），附带测试 bench和操作视频

简介：
本项目介绍如何在Vivado 2019.2环境下，利用Verilog语言设计并实现一个简单的数字时钟模块，展示秒、分、小时的计时功能，并提供详细的测试bench及操作演示视频。 在Vivado 2019.2平台上通过纯Verilog实现一个数字时钟项目，该项目能够显示秒、分、小时，并附带测试平台（testbench）。代码可移植到Quartus II或ISE等其他FPGA开发环境中使用，只需将全部的Verilog文件复制过去即可。该内容适合用于数字时钟编程的学习用途，面向本科至博士不同层次的教学与研究需求。 在运行过程中，请确保使用Vivado 2019.2版本或者更高版本进行测试，并按照提供的操作视频指导步骤执行项目配置和调试工作。特别注意的是，在创建FPGA工程目录结构时，路径名称应为英文字符而非中文字符。