
完整的AES加密Verilog源码
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目提供了一套完整实现AES(Advanced Encryption Standard)算法的Verilog硬件描述语言源代码。适用于FPGA和ASIC设计中的数据加密应用。
AES 128位数据加密算法的Verilog硬件描述语言源码。
全部评论 (0)
还没有任何评论哟~


简介:
本项目提供了一套完整实现AES(Advanced Encryption Standard)算法的Verilog硬件描述语言源代码。适用于FPGA和ASIC设计中的数据加密应用。
AES 128位数据加密算法的Verilog硬件描述语言源码。


