基于FPGA的64点FFT变换，使用Verilog开发及Vivado 2019.2运行，包含测试基准、实验报告与仿真操作视频
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
本项目采用Verilog语言在FPGA上实现了一个64点快速傅里叶变换（FFT）算法，并使用Xilinx Vivado 2019.2进行开发和调试。文档包括详细的测试标准，实验报告以及仿真过程的操作演示视频。
版本：vivado2019.2，包含仿真操作录像，使用Windows Media Player播放。
领域：64点FFT变换
内容：基于FPGA的64点FFT变换，采用Verilog开发，在Vivado 2019.2环境下运行，并配有testbench和实验报告。模块定义如下：
```verilog
module fft64_top(
input clk, // 输入时钟信号
input rst_n, // 复位信号（低电平有效）
input data_in_valid, // 数据输入有效性指示
input [15:0] data_in_re, // 输入数据实部，宽度为16位
input [15:0] data_in_im, // 输入数据虚部，宽度为16位
output reg data_out_valid, // 输出数据有效性指示
output reg [15:0] data_out_re, // 输出数据实部，宽度为16位
output reg [15:0] data_out_im // 输出数据虚部，宽度为16位
);
```
注意事项：进行FPGA开发时，请确保路径设置为英文格式。具体操作可参考提供的视频录像。
模块中定义了一个输出信号`out_index`（未在示例代码中显示），用于指示当前的输出索引位置。
全部评论 (0)
还没有任何评论哟~
