基于Verilog的FPGA密码锁设计：键盘输入、密码管理及验证，含Quartus和Vivado版本及仿真模块

简介：
本项目采用Verilog语言在FPGA上实现了一款密码锁系统，支持键盘输入，具备密码管理和验证功能，并提供了Quartus与Vivado双平台版本及相应的仿真测试模块。 基于Verilog的FPGA密码锁工程：该设计使用矩阵键盘输入按键值，并提供功能进行密码修改与验证。用户可以通过特定键（如12）来开始更改现有默认密码，但需要先正确地输入当前使用的密码以确保安全；若成功，则会更新新设的密码，否则将无法完成变更操作。一旦确认新的设置，使用键15可以保存所做的改动。 此外，在开锁时通过按键14进入验证阶段，并需再次准确无误地录入设定好的密码来解锁设备。此项目包括Quartus和Vivado两种版本支持，并且每个都配备了完整的仿真模块以确保功能的正确性与可靠性，具体效果可以通过提供的quartus仿真图进行查看。 该工程不仅具备了基础的安全保障机制还为用户提供了灵活的操作方式：既可以选择使用内置默认密码作为最终开锁依据；也可以根据个人需求自定义新的安全组合。