基于HPS与FPGA的图像压缩感知编解码系统

简介：
本项目设计了一种结合高性能处理系统(HPS)和现场可编程门阵列(FPGA)技术的先进图像压缩感知编解码系统。该系统能够高效地对图像数据进行实时采集、稀疏表示及编码，同时具备卓越的数据恢复与解码能力，为图像传输和存储提供高效的解决方案。 针对图像编码与重构系统的实际需求，设计了一种基于HPS（硬处理器系统）和FPGA的图像处理系统。该系统实现了图像的实时采集、压缩、传输及重构功能。采用DE1-SoC开发板，在FPGA中设计了D5M摄像头、SDRAM以及VGA接口的核心模块，并通过QSYS中的AXI与Avalon总线将这些核心模块连接起来；同时，利用Linux C编程在HPS端实现了图像的压缩感知（CS）编码和传输功能。另外，在MATLAB上位机软件中接收并处理压缩数据以实现图像重构操作。该设计方案有效减少了FPGA资源使用量及设计复杂度。 实验结果表明，此系统能够对任意自然图像进行高效处理，其平均图像压缩比约为8%，峰值信噪比（PSNR）值约41 dB；此外，本方案具有较高的灵活性和可移植性，完全满足实际工程应用需求。