本资源包包含针对AD9280 ADC和AD9708 DAC设计的FPGA读写操作的Verilog源代码，以及相关的Quartus项目文件，适用于硬件工程师进行数字信号处理开发。
模块hs_ad_da定义了AD9280 ADC与AD9708 DAC的接口，并且在Cyclone4E系列中的EP4CE10F17C8 FPGA上运行，使用Quartus版本18.0进行设计。
```verilog
module hs_ad_da(
input sys_clk, // 系统时钟
input sys_rst_n, // 系统复位，低电平有效
output da_clk, // DA(AD9708)驱动时钟，最大支持125Mhz时钟
output [7:0] da_data, // 输出给DA的数据
input [7:0] ad_data, // AD输入数据
input ad_otr, // 模拟输入电压超出量程标志（本次试验未用到）
output ad_clk // AD(AD9280)驱动时钟，最大支持32Mhz时钟
);
// 定义内部信号
wire [7:0] rd_addr; // ROM读地址
wire [7:0] rd_data; // ROM读出的数据
// 主代码部分
// 发送DA数据
da_wave_send u_da_wave_send(
.clk (sys_clk),
.rst_n (sys_rst_n),
.rd_data (rd_data),
.rd_addr (rd_addr),
.da_clk (da_clk),
.da_data (da_data)
);
// ROM存储波形
rom_256x8b u_rom_256x8b(
.address (rd_addr),
.clock (sys_clk),
.q (rd_data)
);
// 接收AD数据
ad_wave_rec u_ad_wave_rec(
.clk (sys_clk),
.rst_n (sys_rst_n),
.ad_data (ad_data),
.ad_otr (ad_otr),
.ad_clk (ad_clk)
);
endmodule
```
5星
