本资料提供了一个基于Verilog语言的洗衣机FPGA控制器设计实例，包含完整的设计文档和Quartus 9.1软件使用的源代码，适合电子工程与计算机专业的学生或工程师学习参考。
Verilog电子课程设计——洗衣机控制器FPGA实现文档及Quartus9.1工程源码文件可以作为学习参考。
一、课程设计名称：智能洗衣机控制器的设计
二、设计内容与要求：
1. 设计一个能够执行洗衣、漂洗和脱水功能的智能洗衣机控制器。
2. 使用按键模拟对洗衣机进行控制，支持设置工作模式。为了便于观察，将当前的工作模式（1~5）及剩余时间通过数码管显示出来（时间分辨率为一分钟），同时用发光二极管或数码管展示洗衣机的状态（注水、洗衣、排水和甩干）。具体要求如下：
- 【模式1】：强力洗——洗衣30分钟
- 【模式2】：普通洗——洗衣20分钟
- 【模式3】：轻柔洗——洗衣10分钟
- 【模式4】：漂洗模式，包括多次注水、漂洗和排水步骤。
- 【模式5】：甩干。每次操作中包含一次注水（一分钟）、一次排水（一分钟）以及相应的处理时间。
【要求】实现逻辑控制过程，并可选择性地加入无水报警等人性化提示；完成任务后，蜂鸣器会发出两秒的响声作为结束信号。
3. 绘制洗衣机控制器的状态机图并制定状态编码方案；
4. 使用Verilog语言描述设计，在实验板上调试成功。
三、输入输出设计：
1. 输出显示部分：LCD显示屏（拓展）用于展示当前工作模式，采用型号为1602的显示屏。数码管则用来显示剩余时间。
2. 输入控制部分：通过拨码开关实现5种模式的选择及复位键和速度调节等功能。
四、核心运算模块：
- 时序控制：使用tm1, tm2, ts1, ts2四个变量来对各个状态进行计数，从而达到精确的时序管理。
- 状态转换。
5星
