本项目依据计算机组成原理，设计并实现了具有8位数据通路的实验性CPU，旨在加深对指令集架构和硬件执行流程的理解。
掌握CPU的工作原理是关键目标之一,包括ALU、控制器、寄存器及存储器各部分的运作机制；熟悉并应用指令系统的设计策略，并设计简单的指令集；理解小型计算机的整体工作流程，建立全面而系统的整机概念；基于VHDL语言和TEC-CA硬件平台掌握模型机的设计方法。
二、具体要求
参考给定的16位实验CPU进行深入学习，体会其整体设计理念并了解该CPU的工作原理。在此基础上对原16位实验CPU（称为参考CPU）改造设计为8位版本。主要任务是将数据通路从原来的16比特改为8比特，包括将指令中的操作码由8比特缩短至4比特，并且地址编码也相应缩小到4比特。
具体要求如下：
- 修改指令格式：原长16位的指令格式需调整成新的8位长度；
- 设计一个包含至少16条指令的新系统。新系统的部分指令可以选择参考CPU中A组和B组中的各两条，同时保证常见的算术逻辑运算、跳转等基本功能被涵盖在内；
- 重新设计寄存器：每个有单个输入端口及两个输出端口的8比特寄存器，并依据操作数位宽确定具体数量；
- 设计新的ALU（算术逻辑单元）: 具体实现哪些运算取决于指令集的设计需求;
- 控制信号生成模块需根据新设计的功能和硬件布局作出相应调整；
- 程序计数器PC、地址寄存器IR及AR需要重新定义为8比特；
- 存储读写机制也需要适应新的数据宽度，不能直接使用原有的16位存储芯片。可考虑采用基础实验中的方法进行设计，并采取固定方式填充测试指令或在复位阶段注入待测代码。
（选做）可以设计一个额外的8位数据寄存器DR；
（选做）不直接利用DEC-CA平台上的两片16比特存储芯片，而是通过顶层VHDL实现整个系统架构；
（选做）设想并编写测试用汇编程序来检验所有新指令及其关联功能。之后使用Quartus II附带的DebugController软件将汇编代码转换为二进制格式，并将其加载到自定义设计中以进行最终验证。
以上就是对原16位实验CPU改造成为8比特版本的要求和步骤概述，具体实施时需遵循上述指导原则并结合实际情况灵活调整。
5星
