本实验通过原理图输入方式设计并实现了一个四位全加器电路。学生将学习和应用逻辑门及触发器等基本数字电路模块，掌握组合逻辑电路的设计方法与验证技巧。
### 用原理图输入法设计四位全加器实验
#### 一、实验目的与背景
本实验旨在通过原理图输入法来设计一个四位全加器。全加器是一种常用的数字逻辑电路，它能够对两个一位二进制数以及来自低位的进位进行加法运算，并输出相加的结果和新的进位。实验将首先从一位全加器的设计入手，逐步扩展到四位全加器的实现。
#### 二、一位全加器的基本原理
一位全加器的基本结构包含了一个半加器和一个或门。半加器用于计算不考虑低位进位的加法结果，而或门则用于处理低位进来的进位。具体来说：
1. **输入**：
- A：第一个加数。
- B：第二个加数。
- Cin：来自低位的进位。
2. **输出**：
- Sum：加法结果。
- Cout：新的进位。
一位全加器的真值表如下所示：
| A | B | Cin | Sum | Cout |
|---|---|-----|-----|------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
#### 实验步骤
**启动Quartus II并创建新工程**
- 打开Quartus II软件。
- 使用“New Project Wizard”创建新项目。
- 指定项目的存放路径及名称，并确认顶层文件名称自动生成并与项目名称保持一致。
- 选择所使用的芯片型号。
**创建原理图文件**
- 在Quartus II中新建一个Schematic文件。
- 插入所需的元件，例如异或门（XOR）、与门（AND2）和输入输出端口等。
**命名输入输出端口**
- 修改各输入、输出端的名称为“A”、“B”，“Sum” 和 “Cout”。
**连接电路**
- 按照半加器原理图完成电路连接。
- 保存文件，命名为“h_adder.bdf”。
**编译设计**
- 将顶层模块指定为h_adder并进行编译。
**仿真测试**
- 创建和编辑仿真向量，并选择需要仿真的端口。
- 修改A、B的值以观察结果变化。将该文件保存为 “h_adder.vwf” 并运行仿真。
**下载设计至硬件**
- 锁定管脚并完成编译，使用USB Blaster连接电脑和实验箱进行下载操作。
- 确保下载线设置正确后开始下载过程。
**扩展至四位全加器**
- 在新的原理图文件中添加之前创建的一位全加器元件，并连接电路以实现四位全加器的功能。
#### 四、总结
通过本实验，学习了一位全加器的基本设计方法及使用Quartus II进行输入、编译、仿真和下载等步骤。此外，还扩展至了四位全加器的设计，加深了对多位加法器的理解。这对于进一步研究复杂的数字逻辑系统具有重要意义。
5星
