数字逻辑课程设计中的时钟系统：分频电路、整点报时及校时功能

简介：
本项目专注于数字逻辑课程中时钟系统的开发，涵盖分频电路的设计与实现、整点自动报时以及手动校时功能，旨在培养学生在数字信号处理和电子设计自动化方面的技能。 基本要求如下：1. 使用Logisim自带的元器件（包括各种逻辑门、触发器以及7段数码管）来设计一个显示小时、分钟和秒钟的数字钟；2. 小时采用两位数码管显示，当计数达到24时进位。而用于表示分钟与秒的两位数码管，在满60后进行进位操作；3. 需要创建子电路芯片以实现7490/74390（负责计数和分频）及4511/7448（将二进制信号转换成适合驱动七段显示器的格式）的功能。不允许使用Logisim内置的计数器或十六进制显示设备；4. 利用Clock工具生成方波信号，并自行设定电路的工作频率和分频比例，确保时间显示接近现实世界的时间标准。