《华中科技大学计算机组成原理实验》是针对在校计算机科学与技术专业学生开设的一门实践课程，旨在通过动手操作加深对计算机硬件结构和工作原理的理解。学生们在实验室环境中设计并实现简单的计算系统，培养解决实际问题的能力及团队协作精神。
1. 设计一个8位串行可控加减法电路，基于已封装好的全加器。
2. 实现可以级联的4位先行进位电路。
3. 使用设计好的四位先行进位电路构建四位快速加法器。
4. 利用四位先行进位电路和四位快速加法器构造一个十六位组间先行进位，组内为快速加法器的设计方案。
5. 通过16位的快速加法器以及先行进位电路搭建32位快速加法器。
6. 在五位阵列乘法器中实现斜向进位功能的阵列乘法器设计。
7. 利用六位补码阵列乘法器，结合五个五位阵列乘法器和求补装置等部件来完成补码阵列乘法操作的设计方案。
8. 在一个六位补码阵列乘法器中应用上述方法实现完整的运算功能设计。
9. 完成8位无符号数的一次性乘法规则的建立与实施。
10. 实现8位补码一次性乘法的操作流程和规则制定。
11. 构建一个32位算术逻辑单元，用于执行各种基本操作。
5星
