Advertisement

【包含操作视频】在vivado2019.2平台上使用纯verilog进行NMS归一化最小和LDPC译码开发，附带测试基准文件

  •  5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：None

简介：
本教程详细介绍了如何在Vivado 2019.2平台利用Verilog语言实现NMS（Normalized Min-Sum）算法及LDPC（低密度奇偶校验）译码器的开发过程，并提供操作视频和测试基准文件，便于学习与验证。 领域：FPGA 内容：在vivado2019.2平台中使用纯verilog开发的NMS归一化最小和LDPC译码实现，包括testbench代码（码长为9216）。本项目旨在帮助学习者掌握NMS归一化最小和LDPC译码算法编程。 用处：适合本科、硕士及博士等科研教学使用。 运行注意事项： - 使用vivado2019.2或更高版本进行测试。 - 打开FPGA工程后，请参考提供的操作视频，按照视频中的步骤进行操作。 - 工程路径必须为英文，不能包含中文。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • 【包含操作视频】在vivado2019.2平台上使用纯verilog进行NMS归一化最小和LDPC译码开发，附带测试基准文件
    优质
    本教程详细介绍了如何在Vivado 2019.2平台利用Verilog语言实现NMS（Normalized Min-Sum）算法及LDPC（低密度奇偶校验）译码器的开发过程，并提供操作视频和测试基准文件，便于学习与验证。 领域：FPGA 内容：在vivado2019.2平台中使用纯verilog开发的NMS归一化最小和LDPC译码实现，包括testbench代码（码长为9216）。本项目旨在帮助学习者掌握NMS归一化最小和LDPC译码算法编程。 用处：适合本科、硕士及博士等科研教学使用。 运行注意事项： - 使用vivado2019.2或更高版本进行测试。 - 打开FPGA工程后，请参考提供的操作视频，按照视频中的步骤进行操作。 - 工程路径必须为英文，不能包含中文。
     
  • 【包含操作视频】在vivado2019.2平台上使用纯Verilog进行最大池化（MaxPool）处理的实现，附带测试基准文件
    优质
    本教程详细介绍如何在Vivado 2019.2平台上利用纯Verilog代码实现最大池化(MaxPool)操作，并提供完整的测试基准文件以供参考。 领域：FPGA，maxpool最大化池化算法 内容：在vivado2019.2平台中使用纯verilog开发的maxpool最大化池化处理实现, 包括testbench。 用处：用于学习maxpool最大化池化算法编程。 指向人群：本科、硕士、博士等教研使用。 运行注意事项： - 使用vivado2019.2或者更高版本进行测试。 - 打开FPGA工程后，参考提供的操作录像视频进行操作。 - 工程路径必须是英文，不能包含中文。
     
  • 【包含操作视频】使用vivado2019.2平台进行纯verilog编写的FIR低通滤波器，附带测试基准及matlab仿真代码
    优质
    本项目基于Vivado 2019.2平台，采用Verilog语言实现FIR低通滤波器的设计，并提供操作视频、测试基准和MATLAB仿真代码，便于学习与验证。 领域：FPGA，FIR低通滤波器算法 内容介绍：本项目提供了一个使用Vivado 2019.2平台的纯Verilog开发的FIR低通滤波器工程，包含测试基准（testbench）和Matlab仿真程序。 用途说明：此资源适用于学习FIR低通滤波器编程技术，适合本科、硕士及博士等不同层次的教学与研究使用。 运行指南：请确保使用Vivado 2019.2或更高版本进行项目测试。打开工程文件后，请参考附带的操作视频指导完成相关操作步骤。特别注意，FPGA项目的路径名称必须为英文字符，不得包含中文字符。
     
  • 在Vivado 2019.2平台上使用纯Verilog实现数字时钟（显示秒、分、时），附带测试 bench和操作视频
    优质
    本项目介绍如何在Vivado 2019.2环境下，利用Verilog语言设计并实现一个简单的数字时钟模块，展示秒、分、小时的计时功能，并提供详细的测试bench及操作演示视频。 在Vivado 2019.2平台上通过纯Verilog实现一个数字时钟项目，该项目能够显示秒、分、小时，并附带测试平台（testbench）。代码可移植到Quartus II或ISE等其他FPGA开发环境中使用，只需将全部的Verilog文件复制过去即可。该内容适合用于数字时钟编程的学习用途，面向本科至博士不同层次的教学与研究需求。 在运行过程中，请确保使用Vivado 2019.2版本或者更高版本进行测试，并按照提供的操作视频指导步骤执行项目配置和调试工作。特别注意的是，在创建FPGA工程目录结构时，路径名称应为英文字符而非中文字符。
     
  • 在Vivado 2019.2平台上用纯Verilog实现二维DCT变换，附带Testbench测试文件及Matlab操作教程视频
    优质
    本资源提供基于Xilinx Vivado 2019.2平台，使用纯Verilog语言实现二维离散余弦变换（DCT）的代码，并包含详细的Testbench测试文件和Matlab操作教学视频。 领域：FPGA 二维DCT变换 内容：在Vivado2019.2平台上使用纯Verilog语言开发二维DCT变换，并包含测试文件（testbench）以及操作视频。 用处：用于学习二维DCT变换算法编程。 指向人群：适用于本科、硕士和博士等教研用途的用户群体。 运行注意事项： - 使用Vivado 2019.2或更高版本进行测试。 - 打开FPGA工程后，参考提供的操作录像视频进行操作。 - 工程路径必须使用英文名称，不能包含中文。
     
  • 【包含操作视频】在vivado2019.2平台上使用verilog开发的出租车自动计费系统，具备行驶里程和等待时间收费功能
    优质
    本项目介绍如何利用Vivado 2019.2平台及Verilog语言设计一款具有行驶里程与等待时间计费功能的出租车自动计费系统，并附有操作视频指导。 领域：FPGA，出租车自动计费器 内容：在vivado2019.2平台中使用verilog开发的出租车自动计费器，具备行车里程计费、等候时间计费等功能。 用处：适用于学习出租车自动计费算法编程。 指向人群：本硕博等教研学习使用。 运行注意事项：建议使用vivado2019.2或更高版本进行测试。打开FPGA工程后，请参考提供的操作视频进行操作，确保路径名称为英文，避免出现中文字符。
     
  • 【包含操作视频】基于vivado2019.2平台利用verilog开发的OFDM调制解调系统，涵盖编译码、FFT、IFFT和CP等功能
    优质
    本项目在Vivado 2019.2平台上使用Verilog语言实现了一个完整的OFDM调制解调系统，包括编码与解码、FFT、IFFT以及循环前缀处理等核心功能，并提供操作视频以供参考学习。 本项目涉及FPGA开发中的OFDM调制解调系统设计与实现，使用Verilog语言在Xilinx Vivado 2019.2平台上完成。该系统包括编译码、FFT（快速傅里叶变换）、IFFT（逆向快速傅里叶变换）和CP（循环前缀）等关键模块，并配备有测试基准文件(testbench)以验证各功能的正确性。 该项目旨在为本科至博士阶段的教学与科研工作提供一个完整的OFDM调制解调系统开发实例。为了确保项目的顺利运行，请使用Vivado 2019.2或更高版本软件来打开FPGA工程，参考提供的操作录像视频进行操作，并注意项目路径需采用英文字符，避免出现中文路径导致的兼容性问题。 在开始实验前，请确认已安装并配置好所需开发环境。
     
  • AES加密解密系统的Verilog实现及测试，附带testbench与操作视频,vivado2019.2环境开发
    优质
    本项目在Vivado 2019.2环境下实现了AES加密解密系统，并提供了详细的Verilog代码、测试基准（testbench）和操作演示视频。 本项目涉及FPGA开发领域中的AES加密解密算法实现，并使用Vivado 2019.2进行纯Verilog语言编程。该项目不仅提供完整的测试文件（testbench），还包含操作视频教程，旨在帮助学习者掌握AES加解密的编程技巧。 目标用户主要是需要在教学和研究中应用该技术的学生、教师及科研人员等不同层次的学习群体。为了顺利运行此项目，请确保使用Vivado 2019.2或更新版本软件打开FPGA工程，并参照提供的操作录像进行学习与实践。同时，注意设置正确的文件路径环境：所有路径名称必须为英文字符，避免出现中文命名的情况。 通过本教程的学习和练习，参与者将能够更好地理解AES算法的工作原理及其在硬件描述语言中的实现方式。
     
  • 在Vivado 2019.2平台上使用Verilog进行Sobel边缘检测的图像处理及操作视频
    优质
    本视频教程详细介绍了如何在Vivado 2019.2平台利用Verilog语言实现Sobel边缘检测算法，涵盖从代码编写到硬件验证的整个流程。 领域：FPGA；内容：在Vivado 2019.2平台上使用Verilog实现图像的Sobel边缘提取算法，并提供操作视频供参考学习；用处：用于学习如何通过Verilog编程实现图像的Sobel边缘提取算法；指向人群：适用于本科、硕士和博士等教研人员的学习与研究；运行注意事项：建议在Vivado 2019.2或更高版本中进行测试，打开FPGA工程后，请参考提供的操作视频进行实践。同时需要注意的是，工程路径必须使用英文名称，不能包含中文字符。