本项目采用FPGA结合OV5640摄像头和RTL8211以太网PHY，实现数据采集并通过UDP协议进行以太网传输，包括Verilog代码和Quartus项目。
基于EP4C10 FPGA+OV5640摄像头+RTL8211以太网PHY 实现摄像头数据采集UDP以太网传输Verilog源码quartus工程文件module OV5640_UDP_GETH( Clk, Rst_n, GMII_GTXC, GMII_TXD, GMII_TXEN, ETH_Rst_n, camera_sclk, camera_sdat, camera_vsync, camera_href, camera_pclk, camera_xclk, camera_data, camera_rst_n, camera_pwdn);
input Clk;
input Rst_n;
output GMII_GTXC;
output [7:0]GMII_TXD;
output GMII_TXEN;
output ETH_Rst_n;
//camera interface
output camera_sclk;
inout camera_sdat;
input camera_vsync;
5星
