
地铁自动售票机FPGA课程设计实验Verilog HDL源代码+TEST测试代码.zip
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本资源包含地铁自动售票机FPGA课程设计的Verilog HDL源代码及配套TEST测试代码,适用于学习和研究数字系统设计与验证。
地铁自动售票机FPGA课设实验VerilogHDL设计源代码+TEST测试源码
模块定义:ticket_top (clk,reset,choose_in,destinat,count,get,cancel,sel, ci1,ci5,ci10, co2,co3,co4,co5,cak1,cak5,cak10,tflag,zflag)
输入端口:
- clk
- reset
- choose_in (位宽为[1:0])
- destinat (位宽为[4:0])
- count (位宽为[4:0])
- get, cancel(均为单比特信号)
- ci1,ci5,ci10
输出端口:
- co2,co3,co4,co5
- cak1,cak5,cak10,tflag,zflag
内部连线定义:
- tflag,zflag
- en_1,en_2,en_3
- flag (与输出信号相关)
- co2,co3,co4,co5(用于连接外部设备)
- cak1,cak5,cak10(同样用于连接外部硬件)
全部评论 (0)
还没有任何评论哟~


