基于FPGA的数字频率计的设计

简介：
本项目设计了一种基于FPGA的数字频率计，实现了高精度、高速度的信号测量与显示功能，适用于多种电子测试场景。 本段落设计一个8位十进制数字频率计，需要用到四种器件：测频控制信号发生器（FTCTRL）、有时钟使能的十进制计数器（CNT10）、32位锁存器（REG32B）和除法器模块。由于是8位十进制数字频率计，因此需要使用8个十进制计数器以及8个7段显示LED。 频率测量的基本原理是在一秒钟内计算待测信号的脉冲数量。为此，测频控制信号发生器FTCTRL需提供一个时钟CLKK、一个计数使能信号输出端CNT_EN、与CNT_EN反相的锁存输出信号Load以及清零输出信号RST_CNT。 如果CLKK输入频率为1Hz，则其产生的周期性脉宽恰好为1秒，可用作闸门控制。这一信号通过同步方式对每一个计数器进行使能控制：当CNT_EN处于高电平时允许计数；低电平则停止计数，并保持当前数值不变。