本课程为西北工业大学计算机专业核心课程之一，此次实验主要进行数字逻辑设计与验证，涵盖组合逻辑和时序逻辑电路的设计，旨在提升学生硬件电路设计能力。
### 数字逻辑实验四：状态机设计与FPGA实现
#### 实验背景
随着现代电子技术的发展，尤其是可编程逻辑器件（FPGA）的应用日益广泛，数字逻辑设计变得尤为重要。本实验旨在通过实际操作，加深学生对数字逻辑设计的理解，特别是状态机的设计与实现。
#### 实验目的
1. **掌握可综合Verilog语言进行状态机设计及测试验证**：Verilog HDL是一种用于描述数字逻辑系统的硬件描述语言，在数字电路设计中广泛应用。通过本实验，学生将学会使用Verilog HDL进行状态机的设计，并对其进行验证。
2. **学习如何在FPGA上实现设计**：FPGA作为一种高度可编程的集成电路，为数字系统设计提供了极大的灵活性。通过本实验，学生将掌握在FPGA上实现数字逻辑设计的方法。
#### 实验内容
1. **跑马灯设计及FPGA实现**
- **模块源码**：编写Verilog代码来控制LED灯的亮灭顺序，以达到跑马灯的效果。
- **测试模块**：创建一个测试模块，用于验证跑马灯功能正确性。
- **仿真后的波形图**：使用ModelSim软件进行仿真，并输出波形图检查是否符合预期行为。
- **综合后的RTL图形**：利用Quartus II的综合工具生成RTL级电路图以理解内部结构。
2. **有限状态机设计**
- **模块源码**：参考教材中的Figure 6.86，使用Verilog HDL描述一个有限状态机的设计。
- **测试模块**：为该状态机创建测试模块，确保其功能正确无误。
- **仿真后的波形图**：通过ModelSim进行仿真并输出波形图以验证行为是否符合预期。
- **综合后的RTL图形**：使用Quartus II的综合工具生成状态机的RTL级电路图。
#### 实验步骤
1. 建立工程文件，编写模块源码和测试模块，并确保测试模块能对源代码进行全面测试。
2. 编译源代码及测试模块，通过测试验证功能并获取仿真波形图。
3. 使用综合工具生成设计的电路图，并将该设计下载至FPGA开发板上运行。
4. 记录数据、波形和电路图等信息，并撰写实验报告。
#### 实验环境
- **安装软件**：ModelSim、Quartus II
- **PC 机**：已装有上述软件的计算机
- **Altera DEII-115 实验箱**
#### 实验注意事项
1. FPGA型号选择：使用Cyclone IV系列EP4CE115F29C7型FPGA作为建立工程、代码编译及综合库时使用的器件。
2. 综合和布局布线工具：采用Quartus II自带的工具进行操作。
3. 仿真工具：应用ModelSim进行相关测试。
#### 实验收获与心得
在本次实验中，学生不仅学习到了如何将设计移植到FPGA硬件上运行的过程，并且深刻体会到数字电路设计的重要性。通过编写Verilog代码并将其转换为实际硬件行为，学生们对数字逻辑设计有了更深层次的理解。特别是在状态机的设计方面，掌握了使用Verilog HDL描述其行为并通过仿真验证正确性的方法。
#### 总结
本次实验不仅提升了学生的动手能力，还增强了他们对数字逻辑设计的兴趣和理解，为进一步深入学习奠定了坚实的基础。
5星
