
VerilogHDL显示一个八位数字管,其频率为10Hz,用于显示学号代码。
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
VerilogHDL语言实现了一个十位数的数字管脚,其显示频率设定为10赫兹,并用于展示学号的代码。顶层设计同样采用代码编写方式完成。
全部评论 (0)
还没有任何评论哟~


简介:
VerilogHDL语言实现了一个十位数的数字管脚,其显示频率设定为10赫兹,并用于展示学号的代码。顶层设计同样采用代码编写方式完成。


