Cadence与TSMC在90纳米RF工艺设计套件方面展开合作

简介：
Cadence与台积电公司(TSMC)宣布推出Virtuoso客制化设计平台的专用工艺设计套件——90纳米RF工艺设计套件(PDK)。作为Virtuoso平台上支持的主要工艺设计套件之一，该方案专为实现精准模拟、混合信号和射频芯片设计而开发。台积电公司TSMC资深处长温国燊表示，“通过提升产品性能与生产效率并加速RF产品研发进度，我们相信90纳米RF工艺设计套件的推出将显著增强Virtuoso平台的技术实力。”这一合作成果体现了台积电公司在混合信号和射频领域的重要技术突破。Cadence Virtuoso客制化设计平台是被广泛应用的高端模拟、混合信号与射频（RF）集成电路（IC）设计工具。该平台提供了高度集化的设计环境，使设计者能够有效地处理复杂的电路问题，同时显著提升了设计精度和效率。90纳米级数射频工艺开发套件（PDK）作为这一平台的重要扩展，旨在满足日益增长的射频性能需求。该套件不仅优化了基于Virtuoso平台的90纳米级数RF芯片设计流程，并且针对90纳米工艺节点进行了专门的RF芯片设计流程优化，从而帮助设计者更精确地控制和提升芯片性能、功耗与尺寸参数。温国燊对该合作给予高度评价，并认为采用90纳米RF工艺设计套件将大幅提高产品效能与生产力，并使RF产品的市场投放时间缩短。这表明台积电致力于实现高效能、低功耗及加快产品上市速度的策略。通过与Cadence的深度合作，台积电能够为射频识别（RFID）和其他无线通信应用的设计师提供强大的工艺技术支持，从而帮助他们迅速实现创新设计并抢占市场先机。 Charlie Giorgetti进一步突显了，采用90纳米工艺开发的射频功能集成套件的发展速度，证实了 Virtuoso 平台在混合信号与射频领域占据领先地位。为了应对市场需求的变化与优化，并在无线通信领域的产品需求快速增长的情况下， Cadence 与其合作伙伴台积电合作开发并推广工艺设计套件。基于长期合作的基础上，Cadence与台积电双方基于90纳米RF工艺设计套件的深入开发，为射频技术和无线通信领域的芯片设计带来了根本性变革。这一创新工具的成功推出不仅显著地优化了整个设计流程，并且成功地增强了数字化和模拟化技术的深度融合。这种先进工艺技术的支持下，未来各类RFID方案的有效支撑将能够实现高效率开发，有效应对越来越复杂的系统需求。这种深入的技术合作为未来发展奠定了坚实基础。