基于模拟技术的12位流水线ADC采样保持电路设计

简介：
本研究致力于设计一种应用于12位流水线ADC的高效采样保持电路，通过采用先进的模拟技术优化性能。 随着CMOS技术的不断发展，CMOS图像传感器因其高集成度、低功耗及成本效益，在超微型数码相机与手机等领域的图像采集应用中得到了广泛应用。流水线模数转换器（ADC）凭借其高速性、低能耗和中至高水平的精度特性，被广泛应用于图像传感器芯片级和列级AD转换环节。目前国际上14位10MHz级别的流水线ADC技术已经成熟，而国内多数成功流片的产品仍停留在10位级别，因此对更高精度（即超过10位）的流水线ADC的研究仍然至关重要。 在ADC系统中，采样保持电路作为前端的关键组件之一，其性能直接决定了整个ADC系统的效能。本段落提出了一种全差分电荷转移型结构设计的采样保持电路，旨在解决输入信号无关的电荷注入和时钟馈通问题，并采用底极板采样技术来消除与输入信号相关的这些影响。 此外，在该设计方案中还采用了栅压自举开关以减少由于开关非线性导致的误差并确保转换精度。同时利用折叠式增益增强运算放大器，进一步减少了因有限增益和不完全建立而产生的误差。 在5V电源电压下运行时，本设计采样保持电路能够在20MS/s（每秒百万次）的频率条件下工作，并且当输入信号达到奈奎斯特频带宽度的情况下，无杂散动态范围可以达到76dB，同时其采样精度为0.012%，满足了对12位ADC的要求。 该设计中的主要组成部分包括电荷转移型采样保持单元。电路通过两相非交叠时钟clk1和clk2控制来实现采样的启动与停止过程：在clk1上升沿期间，输入信号被存储到采样电容Cs中；当clk2处于高电平状态时，则进入保持阶段，在此过程中差分电荷会转移至反馈电容Cf上。底极板采样技术的应用则进一步减少了开关切换带来的影响，并确保了对较大共模范围内的输入信号处理能力。 在电路设计方面，选择合适的采样电容至关重要。过小的容量会导致热噪声增加从而降低信噪比（SNR），而过大则会增大功耗并减缓工作速度。对于12位ADC的设计而言，在考虑到噪声限制的情况下，最小推荐值为0.8pF，并且实际选取了1pF作为采样电容Cs的大小。 此外，采样开关设计同样重要，特别是在SW1处使用的线性度高的栅压自举开关能够显著提高电路在采样阶段的表现。而对于其他用于共模参考电压和端口短接功能的开关SW2和SW3，则采用了较为简单的NMOS与CMOS互补型结构。 综上所述，本段落介绍了一种结合全差分电荷转移、底极板采样技术、栅压自举电路及折叠式增益增强运算放大器等先进技术优化12位流水线ADC性能的设计方案。该设计不仅考虑了电路的实际效能表现，还兼顾到了功耗与速度之间的平衡性，在高精度图像处理中的应用前景广阔，并为后续类似产品的研发提供了重要参考价值。