Advertisement

基于Verilog的数字锁相环设计及其在Vivado 2019.2中的测试平台开发与代码演示视频

  •  5星
  •     浏览量: 0
  •     大小:None
  •      文件类型：RAR

简介：
本视频教程详细介绍基于Verilog语言的数字锁相环（DPLL）的设计方法，并展示如何在Xilinx Vivado 2019.2软件中搭建测试平台进行仿真验证，附带完整代码示例。 领域：FPGA，数字锁相环 内容：基于Verilog的数字锁相环设计，在vivado2019.2中开发带testbench+代码操作视频。 用处：用于FPGA数字锁相环编程学习。 指向人群：本科、硕士、博士等教研使用。 运行注意事项： - 使用vivado2019.2或者更高版本测试。 - 用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 - 工程路径必须是英文，不能包含中文。

全部评论 (0)

还没有任何评论哟~
客服
客服
客服关闭
  • 基于Verilog的数字锁相环设计及其在Vivado 2019.2中的测试平台开发与代码演示视频
    优质
    本视频教程详细介绍基于Verilog语言的数字锁相环（DPLL）的设计方法，并展示如何在Xilinx Vivado 2019.2软件中搭建测试平台进行仿真验证，附带完整代码示例。 领域：FPGA，数字锁相环 内容：基于Verilog的数字锁相环设计，在vivado2019.2中开发带testbench+代码操作视频。 用处：用于FPGA数字锁相环编程学习。 指向人群：本科、硕士、博士等教研使用。 运行注意事项： - 使用vivado2019.2或者更高版本测试。 - 用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 - 工程路径必须是英文，不能包含中文。
     
  • 基于Vivado 2019.2的Verilog开发：通过串口传输GPS数据项目及代码操作演示视频
    优质
    本视频教程详细讲解了使用Vivado 2019.2软件进行Verilog编程，实现通过串口传输GPS数据的全过程，并提供详细的代码示例和操作指导。 通过串口传输GPS数据的工程使用Vivado 2019.2版本进行Verilog开发，并包含代码操作演示视频。运行注意事项如下：请确保使用的是Vivado 2019.2或更高版本，打开FPGA项目后，请参考提供的操作录像按照步骤进行操作。同时请注意，项目的路径必须是英文名称，不能含有中文字符。
     
  • 基于FPGA的1024点FFT变换，Verilog编程实现，Vivado 2019.2平台开发，包含Testbench及代码演示
    优质
    本项目采用Verilog语言在Vivado 2019.2平台上开发，实现了基于FPGA的1024点FFT变换，并提供了测试激励和完整源码。 基于FPGA的1024点FFT变换实现，使用Verilog编程，在Vivado 2019.2平台上开发，并包含测试平台（testbench）。为了进行验证，请使用MATLAB 2021a或更高版本运行工程中的Runme.m文件。请勿直接运行子函数文件。在执行过程中，请确保MATLAB左侧的当前文件夹窗口设置为当前工程所在路径。 具体操作步骤可以参考提供的操作录像视频，按照其中的方法进行操作。
     
  • 基于Vivado 2019.2平台的纯Verilog图像中值滤波设计及MATLAB仿真展示+操作视频
    优质
    本项目利用Vivado 2019.2平台和Verilog语言实现图像中值滤波算法，并通过MATLAB进行仿真验证。附有详细的操作视频教程。 本项目涉及FPGA领域的图像中值滤波算法开发，在Vivado 2019.2平台上使用纯Verilog语言编写实现。通过MATLAB展示基于FPGA仿真数据的图像滤波效果，并附有操作视频供参考。 该内容主要用于学习和研究图像中值滤波算法编程，适用于本科、硕士及博士等各级别的教学与科研工作。 在运行时，请注意以下事项： - 使用Vivado 2019.2或更高版本进行测试。 - 打开FPGA工程后请参考提供的操作录像视频来完成相应步骤。 - 工程路径必须为英文，不可使用中文。
     
  • 基于FPGA的FSK调制解调通信系统开发，使用Verilog和Vivado 2019.2平台，附带代码操作演示视频
    优质
    本项目致力于开发一种基于FPGA的FSK调制解调通信系统，并采用Verilog编程语言及Vivado 2019.2开发环境。项目包含详尽的操作与实现演示视频，便于学习和实践。 基于FPGA的FSK调制解调通信系统使用Verilog编程开发，并在Vivado 2019.2平台或更高版本上运行。请参考提供的操作录像视频进行代码操作演示。打开工程时，请确保使用的软件是Vivado，路径名称需为英文，不能包含中文字符。
     
  • 在Vivado 2019.2平台上使用Verilog实现带通滤波器的代码及操作视频
    优质
    本视频教程详述了如何在Vivado 2019.2平台上运用Verilog语言设计并实现一个带通滤波器，涵盖从编码到调试的全过程。 领域：FPGA与带通滤波器算法 内容概述：在Vivado 2019.2平台下使用Verilog编程实现带通滤波器，并通过提供的操作视频进行代码操作学习。 用途：适用于带通滤波器算法的编程教学，适合本科、硕士和博士等不同层次的教学与研究工作。 运行注意事项： - 使用Vivado 2019.2或更高版本进行测试。 - 打开FPGA工程后，请参照提供的视频教程逐步操作。 - 工程路径必须使用英文名称，不能包含中文。
     
  • 在Vivado 2019.2平台上使用纯Verilog实现数字时钟（显示秒、分、时），附带测试 bench和操作视频
    优质
    本项目介绍如何在Vivado 2019.2环境下，利用Verilog语言设计并实现一个简单的数字时钟模块，展示秒、分、小时的计时功能，并提供详细的测试bench及操作演示视频。 在Vivado 2019.2平台上通过纯Verilog实现一个数字时钟项目，该项目能够显示秒、分、小时，并附带测试平台（testbench）。代码可移植到Quartus II或ISE等其他FPGA开发环境中使用，只需将全部的Verilog文件复制过去即可。该内容适合用于数字时钟编程的学习用途，面向本科至博士不同层次的教学与研究需求。 在运行过程中，请确保使用Vivado 2019.2版本或者更高版本进行测试，并按照提供的操作视频指导步骤执行项目配置和调试工作。特别注意的是，在创建FPGA工程目录结构时，路径名称应为英文字符而非中文字符。
     
  • 基于Vivado 2018平台的二阶数字锁相环FPGA实现
    优质
    本项目利用Xilinx Vivado 2018设计环境，在FPGA上实现了二阶数字锁相环（DLL），优化了时钟同步与信号处理性能。 二阶数字锁相环的FPGA实现工程文件仿真平台使用Vivado 2018.3。该设计包含三个主要模块：数字鉴相器（包括乘法器和低通滤波器）、环路滤波器、压控振荡器。所使用的IP核有Multiplier、FIR Compiler以及dds_compiler。 在进行仿真时，需要修改testbench文件中的输入数据文件目录设置如下： 将原代码$readmemb(D:/FPGA_Project/04_FSK_System/PllTwoOrder/din.txt, memory); 更改为与自己电脑中对应文本段落件的实际路径。
     
  • ADLL-verilog-code.zip_基于Verilog的锁相环设计_锁相环_Verilog锁相环
    优质
    本资源包提供了一个详细的Verilog代码实现的锁相环设计方案。适用于学习和研究基于Verilog的PLL（锁相环）电路设计，助力深入理解其工作原理及应用。 数字锁相环的设计代码，完整的，希望能帮到大家。
     
  • 在Vivado 2019.2平台上使用Verilog进行Sobel边缘检测的图像处理及操作视频
    优质
    本视频教程详细介绍了如何在Vivado 2019.2平台利用Verilog语言实现Sobel边缘检测算法，涵盖从代码编写到硬件验证的整个流程。 领域：FPGA；内容：在Vivado 2019.2平台上使用Verilog实现图像的Sobel边缘提取算法，并提供操作视频供参考学习；用处：用于学习如何通过Verilog编程实现图像的Sobel边缘提取算法；指向人群：适用于本科、硕士和博士等教研人员的学习与研究；运行注意事项：建议在Vivado 2019.2或更高版本中进行测试，打开FPGA工程后，请参考提供的操作视频进行实践。同时需要注意的是，工程路径必须使用英文名称，不能包含中文字符。