
SRAM读写验证的Verilog/VHDL代码测试
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本项目专注于开发和优化用于SRAM读写功能验证的Verilog与VHDL语言测试代码,确保存储器模块正确无误地执行数据操作。
SRAM读写测试实验程序实现了对SRAM的每一个地址进行遍历读写操作,并比对读写前后的数据是否正确。最后通过一个LED灯的亮灭来指示结果。文件中包括使用Verilog和VHDL两种语言编写的Quartus II程序供参考。
全部评论 (0)
还没有任何评论哟~


