基于数据存储的流水线SHA256硬件实现电路.pdf

简介：
本文档探讨了一种高效的数据存储驱动型SHA256哈希算法硬件实现方案，采用流水线技术优化了SHA256加密处理过程中的性能与效率。 本段落介绍了一种基于数据存储的SHA256全流水线迭代方法，并采用ASIC技术实现SHA-2算法的一种新方式。在该结构下，每次状态寄存器更新仅需计算A和E两个值，而B-D以及F-H可以从上一轮的A-C与E-G直接获取。 传统的方式中，在每一次数据更新时，所有八个寄存器（即A到H）都会进行翻转操作，导致功耗增加。为了减少这种高能耗现象的发生频率并降低整体动态功率消耗，本段落提出了一种使用锁存器存储每级新生成的A和E值的方法。 具体来说，在每个流水线阶段产生的新的A与E将会被暂存在一组锁存器中，并通过选择器来决定是否利用这些缓存中的数据以生成当前层级的新一轮计算所需的A和E。这样，每次迭代过程中只需更新两个存储单元（即用于存放A和E的），从而有效减少了寄存器翻转次数并最终降低了功耗。