
MOS晶体管的衬底偏置影响分析
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本文探讨了MOS晶体管在不同衬底偏置条件下的性能变化,包括阈值电压、亚阈值摆动以及电流增益等参数的影响,为优化电路设计提供理论依据。
在之前的讨论中,并未考虑衬底电位对晶体管性能的影响,通常假设衬底与晶体管的源极相连(即VBS = 0)。然而,在实际应用中,经常遇到的情况是衬底和源极不直接连接,此时VBS不会等于零。当NMOS晶体管的衬底相对于器件的源区处于反向偏置状态时,会对器件产生什么影响呢?根据基本的pn结理论可知,处于反向偏压下的pn结耗尽层会变宽。在图示中显示了当栅-漏电压VDS较小时,在NMOS管内衬底电位变化导致的耗尽层宽度的变化情况。其中浅色边界代表的是正常情况下(即没有施加额外的反向偏置)的耗尽层范围,而当衬底与源区处于反偏时,则会导致衬底中的耗尽区域变厚,并且使得该区域内固定电荷的数量增加。由于栅极电容两边需要保持电荷平衡,在栅电压不变的情况下,这种变化会进一步影响晶体管的工作特性。
全部评论 (0)
还没有任何评论哟~


