安徽工程大学数字逻辑课程设计之数字显示电子钟三.zip

简介：
本项目为安徽工程大学数字逻辑课程设计作品，内容涉及数字显示电子钟的设计与实现，包括电路图绘制、硬件选型及程序编写等环节。 安徽工程大学数字逻辑课程设计项目三（2020年原创）要求如下： 1. 设计一个能够显示分钟和小时，并具备闹钟功能的数字电子钟逻辑电路。 2. 使用石英多谐振荡器与分频器生成频率为1/60Hz的标准分钟脉冲信号。 3. 计时系统包括“分钟部分”和“时间部分”，而闹铃设置仅需考虑时间的部分，即设计一个能够显示小时的模块。 4. “分钟部分”的计数、译码及显示电路应支持从00到59的六十进制循环计数功能；同样，“时间部分”则需要实现从00至23的二十四进制计时机制及其相应的译码和显示操作。 5. 设定的时间与闹铃均可进行校正，通过单次脉冲信号完成。当设定好的闹钟时间到达时，电路会发出持续约半分钟、间歇性的声音提示（频率约为1000Hz）。此项目包含完整的课程设计报告及仿真文件资料。