高效能低能耗高速SAR ADC的设计_劉純成.pdf

简介：
本论文探讨了设计一种高效的低能耗、高速SAR模数转换器（ADC）的方法，作者刘纯成在文中详细分析并优化了电路结构以满足高性能与节能的需求。 本论文提出了三种用于逐次逼近寄存器（SAR）模拟-数字转换器（ADC）的设计技术。根据概念验证原型的测量结果，这三项提议的技术能够提高运行速度并实现优秀的能源效率。 第一项技术是一种单调电容切换程序。与使用传统程序的转换器相比，平均切换能量和总采样电容分别减少了约81.3%和50%。在0.13-μm 1P8M CMOS工艺中实现了具有提议单调电容切换程序的10位、50 MS/s SAR ADC。原型ADC从1.2V电源消耗了0.92 mW，有效位数（ENOB）为8.48比特。由此产生的性能指标（FOM）是52 fJ转换步骤。然而，输入公共模式电压变化导致的信号依赖偏移会降低ADC的线性度。为此，我们提出了一种改进的比较器设计来避免这种线性度下降问题。 此外，为了避免使用高于采样率频率的时钟信号，我们采用异步控制电路内部生成所需的控制信号。修订后的原型同样在0.13-μm 1P8M CMOS工艺中实现。它从1.2V电源消耗了0.826 mW，并实现了9.18比特的有效位数（ENOB）。由此产生的性能指标（FOM）是29 fJ转换步骤。