本资料汇集各类继电器与光耦合器驱动电路设计,为电子工程师提供详尽的技术参考和创新灵感。
光耦驱动继电器电路图(一):1U1的第1脚可以连接至12V或5V电源,当有电压输入时,1U1导通并触发1Q1导通;此时在3端口处测得0V,并且线圈两端将获得大约为11.7V的工作电压。若未接电或者接地,则电路中的元件不工作,即1U1不通和1Q1截止状态,在此状态下3端子的读数约为11.9V,继电器线圈两端则没有供电。
注:“DYD_CPU_OUT”与LPC2367相连并输出高低电平控制信号。当“DYD_CPU_OUT”处于高电平时,则电路中的元件不工作(即1U4不通和1Q7不通),此时UCE=12V,继电器线圈两端电压为0V;若该引脚输入低电平,“DYD_CPU_OUT”则导通,使得U43约为1V、U3约等于11V,并且最终导致电路断开(即UCE降至0V)并使能驱动端口Q7-3输出至接近于0的电压值。此时继电器线圈两端获得大约为11.7V的工作电压。
这两种配置适用于CPU初始化时GPIO口处于高电平状态下,以防止在启动过程中造成误动作现象。“DYD_CPU_OUT”与LPC2367相连并输出高低电平控制信号,在低电平时电路中的元件不工作(即1U4不通和1Q7不通),此时UCE=12V,并且继电器线圈两端电压为0V;若该引脚输入高电平,“DYD_CPU_OUT”则导通,使得U43约为1V、U3约等于11V并最终导致电路断开(即UCE降至0V)和驱动端口Q7-3输出至接近于0的电压值。此时继电器线圈两端获得大约为11.7V的工作电压。
此图表示的是高电平使能模式下,继电器常闭触点连接负载的状态。