基于(2,1,7)卷积码的低误码率通信DSP设计*(2014年)

简介：
本文探讨了基于(2,1,7)卷积码的低误码率通信系统中的数字信号处理(DSP)设计，旨在提高数据传输可靠性。 为了降低数字通信系统中的传输差错并提高系统的可靠性，在DSP硬件平台上实现了一种(2,1,7)卷积码。通过MATLAB仿真分析了影响该卷积码性能的各种参数，并将其与约束度为3、码率为3/4和2/3的其他卷积码进行了对比，为其在DSP硬件上的实际应用提供了理论基础。实验最终选择了TI公司生产的TMS320DM6437型号芯片，并在其CCS 3.3开发环境中进行运行测试。 结果显示，在信噪比为6 dB的情况下，约束度为7、码率为1/2的卷积码能够达到误码率低于10^-6的良好性能。此外，DSP实现的(2,1,7)卷积编码方案不仅易于实施且稳定可靠，并能准确地完成译码过程，表现出强大的实用性和有效性。