简易计算机设计中的硬布线控制器——基于组成原理课程设计

简介：
本项目旨在通过组成原理课程设计，探索并实现简易计算机中硬布线控制器的设计与应用，深化理解计算机系统内部工作机制。 山东建筑大学计算机科学与技术学院课程设计任务书模型计算机的设计 指令格式：LD Rd,[RS]; ST [Rd],RS; DEC Rd; ADD Rd,Rs JNC ADDR; JZ ADDR; OUT Rd；STP 1. 使用TEC-8实验台。 2. 主要模块包括FPGA、运算器、寄存器、数据通路、双端口存储器、总线缓冲、微程序控制和启停及时序模块。 3. 采用硬连线控制器设计方法，要求能够连续读写寄存器，连续读写存储器，并执行指令。 4. 指令字长8位，高4位为操作码（固定操作码译码），低4位用于寄存器寻址。完成以下指令的分析、设计并编写测试程序： - LD Rd,[RS]：从内存地址[RS]读取数据到寄存器Rd。 - ST [Rd], RS：将寄存器Rs中的内容写入由Rd指定的内存地址中。 - DEC Rd：对寄存器Rd进行减1操作。 - ADD Rd, Rs：将寄存器Rs的内容加到寄存器Rd上，结果保存在Rd中。 - JNC ADDR：若不发生溢出，则跳转至ADDR处执行后续指令。 - JZ ADDR：如果当前累加器值为零则跳转至ADDR地址继续执行程序。 - OUT Rd；输出寄存器Rd的内容到外部设备。 - STP：停止或结束程序运行。 要求完成上述指令的详细设计，并编写相应的测试代码来验证其正确性与有效性。