一种基于DSP的软件锁相环模型及其在单片机和DSP中的实现

简介：
本文提出了一种基于数字信号处理器(DSP)的软件锁相环模型，并探讨了该模型在单片机与DSP环境下的具体实现方法，为频率合成器设计提供了新的思路。 随着大规模集成电路及高速数字信号处理器的发展，通信领域的信号处理越来越多地在数字域实现。软件锁相技术是伴随着软件无线电的发展以及高速DSP的出现而兴起的研究课题。在软件无线电接收机中使用的锁相技术基于数字信号处理技术，在DSP等通用可编程器件上的实现形式。由于这类锁相环的功能主要通过软件编程来完成，因此可以将其称为软件锁相环（software PLL）。 尽管软件锁相环采用的基本算法思想与模拟锁相环和数字锁相环相比没有显著差异，但其实现方式完全不同。本段落将建立软件锁相环的Z域模型，并分析其中的延时估计、捕获速度以及多速率条件下的软件锁相环模型问题。