基于FPGA的LDPC译码算法（ISE与Qii双版本），含MATLAB仿真及Verilog代码，兼容自定义算法

简介：
本项目开发了基于FPGA的高效LDPC译码器，提供ISE和Quartus两种平台版本。包含详尽的MATLAB仿真验证及Verilog源代码，并支持用户自定义算法集成。 本段落基于FPGA的LDPC译码算法（提供ISE 12.1版本及Quartus II 10.0版本），包括MATLAB仿真、Verilog程序，并支持定制化算法编程。 从LDPC编码的基础理论出发，结合前人的研究成果，在CMMB标准框架下，通过理论阐述和算法仿真的方式深入分析了LDPC码的构造方法、编码技术和译码算法。经过比较后选择了性能最佳的最小和译码算法作为基础，并对适用于CMMB环境下的LDPC校验矩阵特性进行了研究。以此为基础设计出了相应的译码器，避免单一采用并行或串行结构的方式，而是将两者结合使用。 在保证速度的前提下通过独特的设计架构及存储控制策略增强了性能表现，实现了以小资源实现高性能的目标。随着通信系统和CMMB技术的普及与发展，这项LDPC译码器的研究成果对其他系统的译码器开发具有一定的参考价值。