
北邮二二年级下学期数电VHDL实验报告
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
1. 通过逻辑门的设计与实现,构建一个半加器,随后对其功能进行仿真验证,并由此生成全新的半加器图形模块单元。2. 借助实验内容1中获得的半加器模块以及逻辑门的设计,实现一个全加器,并对其功能进行仿真验证。同时,将该全加器下载至实验板进行测试,具体要求是利用拨码开关来设定输入信号,并通过发光二极管实时显示输出信号。3. 运用3线-8线译码器(74LS138)和逻辑门的设计,实现目标函数F,并对其功能进行仿真验证。随后,将验证结果下载至实验板进行测试,同样需要使用拨码开关来设定输入信号并观察发光二极管显示的输出信号。4. 采用VHDL语言对一个3位二进制数值比较器进行设计与实现,并对其功能进行仿真验证。该比较器的结果随后下载至实验板进行测试,测试要求是通过拨码开关设置输入信号以及观察发光二极管显示相应的输出信号。5. 同样使用VHDL语言设计与实现一个4选1的数据选择器、一个8421码转换为格雷码的代码转换器、一个举重比赛裁判器、一个具备同步置位和同步复位功能的D触发器、一个带异步复位的4位二进制减计数器、一个带异步复位的8421码十进制计数器、一个带异步复位的4位自启动环形计数器以及一个带有控制端的8位二进制寄存器(当控制端为‘1’时电路正常工作,否则输出高阻态)。这些设计的最终功能需经过仿真验证并下载至实验板进行测试;测试方式包括使用拨码开关和按键开关设定输入信号,并通过发光二极管实时显示输出信号。(请注意:部分设计无需下载到实验板进行测试。)
全部评论 (0)
还没有任何评论哟~


