FPGA课程设计任务书——数字电子钟设计.doc

简介：
本任务书详细介绍了基于FPGA的数字电子钟设计项目，涵盖系统需求分析、硬件电路设计、Verilog或VHDL编程及仿真测试等环节。 EDA技术在电子系统设计领域越来越普及。本设计主要利用VHDL和C语言，在FPGA实验板上开发一个24小时计时的数字钟，显示满刻度为23:59:59（即23小时59分59秒）。整个程序由多个具有不同功能的单元模块组成，包括分频、时分秒计数以及处理器及外设等。使用Quartus II软件和VHDL语言对其中的分频和计数两个模块进行硬件电路设计，并完成相应的波形仿真；同时利用SOPC技术嵌入内核并创建系统所需的外部设备，如Flash存储器和SRAM。通过NiosII平台用C语言编写程序代码后下载到FPGA实验板中，在该平台上进行调试与验证。