MOS开关时钟馈通效应原理图及ni-xnet数据配置说明

简介：
本资料详述了MOS开关时钟馈通效应的基本原理，并指导如何使用NI-XNET进行数据配置，适用于电子工程与通信技术领域的专业人士。 图4.13展示了MOS开关的时钟馈通效应原理示意图。当CLK处于低电平（近似为0V）状态时，电压的变化通过CGD耦合到了采样电容CH上，从而形成了时钟馈通效应。由于CGD和CH相对于激励CLK是串联连接的，因此，由这种效应导致的采样电路输出端电压变化△y可以表示如下： \[ \Delta y = -\frac{V_{cLK} \cdot CGD}{CGD + CH} \] 根据公式(4-24)，对于简单的MOS管开关（CMOS开关亦可作类似分析），由于控制开关管栅极的时钟信号的变化与输入信号无关，因此由CGD引入的时钟馈通对采样电路输出端电压的影响是线性的。具体表现为一个与时钟电压VcLK成正比的关系。