
该Verilog HDL设计涉及嵌入式系统和ARM技术中的ST-BUS总线接口模块。
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
摘录:ST-BUS是一种在E1通信设备内部广泛使用的模块间通信总线。本文着重介绍ST-BUS总线,并针对某专用通信系统E1接口转换板的设计,探讨了ST-BUS总线接口收发模块的设计方法,同时提供了Verilog HDL的实现以及模块的时序仿真图。
关键词:ST-BUS;Verilog HDL;接口模块;E1;CPLD
引言:在数字技术飞速发展的今天,现代通信系统已经演变为一个复杂而庞大的综合性数字网络。电信核心网络不仅负责提供传统的电话服务,还承担着为其他专用通信系统(例如警用集群通信系统等)提供中继服务的任务。通常情况下,电信系统通过交换机输出E1信号线路,以便其他专用通信系统能够接入。为了符合电信网的接入规范和标准,E1终端...
全部评论 (0)
还没有任何评论哟~


