基于CMOS的超低功耗基准电路

简介：
本研究提出了一种基于CMOS工艺的超低功耗基准电压电路设计方法，适用于低电压、高能效应用环境。 我们设计了一种超低功耗全CMOS基准电路，该电路既能产生1纳安的基准电流又能生成560毫伏的基准电压。通过亚阈值技术有效降低了电路的能耗；使用工作在深线性区内的MOS管替代了传统电阻元件，大大减少了芯片面积；采用共源共栅电流镜提高了电源抑制比。 利用SMIC 55纳米工艺，在Cadence Spectre平台上进行了仿真测试。结果显示：在温度区间从-40℃至110℃内，基准电流的温漂系数为每摄氏度0.28%，而基准电压的温漂系数仅为每摄氏度24ppm；电源电压范围介于0.9V到2V之间时，基准电流对电源变化的敏感性（即调整率）是每伏特2.6%、对于基准电压则为每伏特0.48%。在100Hz频率下，基准电流和电压的峰-峰值噪声比分别为-34dB与-50dB。 此外，在所有测试条件下，该电路功耗仅为6纳瓦，并且芯片布局面积仅有大约0.000 42平方毫米。