
adder_carry_chain优化空间较小,可调整为:carry_chain_in_adder
5星
- 浏览量: 0
- 大小:None
- 文件类型:None
简介:
本设计针对adder_carry_chain结构进行改进,提出将原结构调整为carry_chain_in_adder,有效提升了硬件资源利用效率。
16位的进位跳跃(Carry-Skip)加法器和基于Verilog HDL语言的经典进位选择、并行前缀加法器是常用的硬件设计元素。此外,还有基于门电路实现的16位进位选择加法器的设计资料可供参考。
全部评论 (0)
还没有任何评论哟~


