基于ARM技术的嵌入式系统中带宽自适应全数字锁相环的设计与实现

简介：
本研究针对基于ARM技术的嵌入式系统，设计并实现了带宽可调的全数字锁相环（DLL），有效提高了系统的时钟同步精度和灵活性。 锁相环是一种能够使输出信号在频率和相位上与输入信号同步的电路，在系统进入锁定状态后，振荡器的输出信号将与输入信号相差为零或保持恒定值。传统的锁相环由模拟电路构成，主要包括鉴相器（PD）、环路滤波器（LF）以及压控振荡器（VCO）这三个基本组件。 在传统数字锁相环的设计中，通常采用具有低通特性的环路滤波来获得稳定的振荡控制数据。然而，在基于逻辑电路的数字锁相环系统里，通过逻辑算法实现低通滤波较为困难。某些设计会通过对鉴相模块产生的相位误差脉冲进行计数运算，以获取可控振荡器所需的操作参数。这种利用脉冲序列执行低通滤波计数的方法是一个复杂的非线性处理过程。