Advertisement

EP1C6Q240_FT245BM_IS61LV51216 FPGA开发板AD版本原理图PCB文件及FPGA设计源码.zip

  •  5星
  •     浏览量: 0
  •     大小:None
  •      文件类型:ZIP


简介:
本资源包包含EP1C6Q240 FT245BM IS61LV51216 FPGA开发板的AD版本原理图和PCB文件,以及FPGA设计源代码。适合进行硬件电路设计与FPGA编程学习。 EP1C6Q240_FT245BM_IS61LV51216 FPGA应用开发板AD版原理图PCB文件+FPGA设计源码,硬件采用4层板设计,包括完整的原理图及PCB文件,可供学习及设计参考。该模块定义如下: - `reset`:系统复位信号 - `clkin_80`:晶振80M输入 - `clk_50`:配置模块的运行时钟 - `clk_100`:测试模块的运行时钟 **FLASH端口** - `flash_oe` - `flash_ce` - `flash_we` - `flash_addr` - `flash_data` **SRAM端口** - `sram_oe` - `sram_we` - `sram_lb` - `sram_ub` - `sram_a`

全部评论 (0)

还没有任何评论哟~
客服
客服
  • EP1C6Q240_FT245BM_IS61LV51216 FPGAADPCBFPGA.zip
    优质
    本资源包包含EP1C6Q240 FT245BM IS61LV51216 FPGA开发板的AD版本原理图和PCB文件,以及FPGA设计源代码。适合进行硬件电路设计与FPGA编程学习。 EP1C6Q240_FT245BM_IS61LV51216 FPGA应用开发板AD版原理图PCB文件+FPGA设计源码,硬件采用4层板设计,包括完整的原理图及PCB文件,可供学习及设计参考。该模块定义如下: - `reset`:系统复位信号 - `clkin_80`:晶振80M输入 - `clk_50`:配置模块的运行时钟 - `clk_100`:测试模块的运行时钟 **FLASH端口** - `flash_oe` - `flash_ce` - `flash_we` - `flash_addr` - `flash_data` **SRAM端口** - `sram_oe` - `sram_we` - `sram_lb` - `sram_ub` - `sram_a`
  • STM32F103VET6(PCB)AD
    优质
    本资源提供STM32F103VET6微控制器开发板的完整设计资料,包括详细的电路原理图和PCB布局文件,适用于Altium Designer软件平台。 STM32F103VET6开发板包含原理图和PCB源文件。
  • EP4CE6E22C8 FPGAPCB
    优质
    本项目聚焦于EP4CE6E22C8 FPGA开发板的设计与实现,涵盖详尽的原理图和PCB布局,旨在为嵌入式系统开发提供高效解决方案。 EP4CE6E22C8原理图、PCB图以及FPGA开发板设计相关资料。
  • FPGA-PCB
    优质
    本资源详细介绍了一款FPGA开发板的设计文档,包括详细的电路原理图和专业的PCB布局文件,适合硬件工程师学习参考。 在业余时间自学了一些FPGA知识,并设计了一版FPGA开发板。我从拆解的矿机底板上获取了所需的芯片并进行了测试,确认其可用性。如果有需要的话可以拿去使用,不谢。
  • Xilinx XC7Z020CLG400 FPGA USB3320 RTL8211 AD核心PCB.zip
    优质
    本资源包含Xilinx XC7Z020 CLG400 FPGA与USB3320、RTL8211芯片结合的核心板设计资料,包括详细的RTL原理图和PCB布局文件。 Xilinx FPGA XC7Z020CLG400 USB3320 RTL8211 AD设计核心板原理图及PCB文件包含AD工程文件,包括原理图、PCB印制板图和PCB封装库文件,可以用Altium Designer(AD)软件打开或修改。这些资源可作为产品设计的参考。
  • 黑金CYCLONE4 EP4CE6F17C8 FPGAALTIUM(含PCBAD封装库).zip
    优质
    该压缩包包含黑金CYCLONE4 EP4CE6F17C8 FPGA开发板的全套Altium Designer设计文件,包括详细的原理图、PCB布局以及元件封装库。 黑金CYCLONE4 EP4CE6F17C8 FPGA开发板ALTIUM设计硬件工程(原理图+PCB+AD集成封装库),Altium Designer 设计的工程文件,包括完整的原理图及PCB文件,可以用Altium(AD)软件打开或修改。此项目可作为你产品设计的重要参考。 该项目中的集成封装器件型号列表如下: Library Component Count : 50 Name Description 1117-3.3 24LC04B_0 4K x 8 EEPROM BAV99 CAP NP_Dup2CAP NP_Dup2_1 CAP NP_Dup2_2CP2102_0 C_Dup1 C_Dup1_1C_Dup2 C_Dup3 C_Dup4 C_Dup4_1 Circuit Breaker Circuit BreakerConnector 15 Receptacle Assembly, 15-Pin, Sim Line ConnectorDS1302_8SO EC EP4CE6F17C8 Cyclone IV Family FPGA, 2V Core, 179 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 8, Commercial GradeEP4CE6F17C8_1 Cyclone IV Family FPGA, 2V Core, 179 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 8, Commercial GradeFuse 2 FuseHEX6HY57651620/SO_0 Header 2 Header, 2-PinHeader 9X2 Header, 9-Pin, Dual rowINDUCTOR JTAG-10_Dup1 KEYB LED LED_Dup1 M25P16-VMN3PB Automotive Serial NOR Flash Memory (16 Mb x1), Operating Frequency up to 75 MHz, Supply Voltage Range: 2.7V to 3.6V, TubeMHDR2X20 Header, 20-Pin, Dual rowMiniUSBB OSCPNP R RESISTOR RN RN_Dup1 R_Dup1 R_Dup2 R_Dup3 R_Dup5R_Dup6 SD SPEAKERSRV05-4SW KEY-DPDT ZTAbattery
  • MAX10_10M50 FPGACADENCE硬PCB.zip
    优质
    本资源包含MAX10_10M50 FPGA开发板的设计文档,包括使用Cadence工具制作的硬件原理图和PCB布局文件。适合进行电路设计与验证。 max10_10m50 FPGA开发板的CADENCE硬件原理图和PCB文件、Cadence Allegro设计文件可供参考,用于你的产品设计。
  • ALTERA CYCLONE4E EP4CE10E144 FPGA ALTIUM PCB AD 封装库.zip
    优质
    本资源包包含Altera Cyclone IV E系列EP4CE10E144 FPGA开发板的全套设计文件,包括使用Altium Designer软件创建的原理图、PCB布局以及元器件封装库。 ALTERA CYCLONE4E ep4c10e22c8 FPGA开发板的ALTIUM设计硬件原理图、PCB以及AD集成封装库文件已提供,采用两层板设计,尺寸为110x110mm。Altium Designer 设计工程包含完整的原理图及 PCB 文件,并经过测试验证,可使用 Altium(AD) 软件打开或修改以供参考。 集成封装器件型号列表如下: - Library Component Count : 21 - Name Description ---------------------------------------------------------------------------------------------------- 50MOSCBAT54SCAMERCACP2102CapCap Pol2Diode 10TQ040EP4CE10E144Fuse 2GPIO2 InductorJTAGKEYLED2 M25P16MP2359MT48LC16M16A2-6A Res1SWITCHVGAusb 4p
  • FPGA(含PCB
    优质
    本项目专注于原创FPGA开发板的设计与实现,包含详细的电路原理图及高质量PCB布局,为电子工程师提供强大硬件支持。 1. Cyclone 2开发板包含完整的原理图和PCB设计。 2. 此PCB可以与开发者自己的电路板进行扩展连接。 3. 提供了5V、-5V、+3.3V、+1.2V的电源输出接口。 4. 配备一个LED显示器,多个拨动开关以及一个复位按钮。 5. 支持五种不同封装形式的晶振源,其中一种是支持9V和5W高精度恒温晶振。 6. FPGA内部有两个PLL模块相互连接,可以在0-200MHz范围内实现任意频率输出。