Verilog_HDL模型（门级、RTL级、算法级、系统级）
5星
- 浏览量: 0
- 大小:None
- 文件类型：None
简介：
本资源深入讲解了Verilog HDL在不同设计层次的应用，包括门级、寄存器传输级(RTL)、算法级和系统级建模技术。适合电子工程与计算机科学专业的学生及工程师学习参考。
Verilog模型可以表示实际电路的不同抽象级别。所谓不同的抽象级别是指同一个物理电路可以在不同层次上用Verilog语言描述它。如果只从行为和功能的角度来描述某一电路模块，这称为行为模块；若从电路结构的角度进行描述，则称之为结构模块。
这些级别的具体分类如下：
1. 系统级（system）：属于行为级。
2. 算法级（algorithmic）：也属行为级。
3. RTL级（Register Transfer Level）：同样是行为级的范畴。
4. 门级（gate-level）：则为结构级别描述方式。
系统级、算法级和RTL级别的抽象都侧重于从行为或功能的角度来定义电路，而门级则是以具体的物理架构为基础进行更详细的描绘。
全部评论 (0)
还没有任何评论哟~
